[ Pobierz całość w formacie PDF ]
Projekty AVT
Prosty analizator stanów
logicznych
2036
Do czego to służy?
Proponowane urządzenie jest kolej−
nym układem z serii wyposażenia warsz−
tatu amatorskiego. W przeciwieństwie
do poprzednich układów z tego cyklu jest
to urządzenie nieco bardziej skompliko−
wane. Komplikacja dotyczy jednak głów−
nie ilości użytych elementów, natomiast
zrozumienie działania układu będzie nie−
omal równie proste jak w przypadku jego
poprzedników.
Niejednokrotnie podczas uruchamiania
i testowania układów cyfrowych, a z taki−
mi mamy przede wszystkim do czynienia,
napotykamy na trudności z zaobserwowa−
niem szybko zachodzących procesów.
Stosowanie próbników stanów logicz−
nych czy też diod LED doczepianych
w różnych punktach badanego systemu
często nie zdaje egzaminu ze względu na
zbyt wielką szybkość zachodzących zmian
i konieczność obserwowania jednocześ−
nie zjawisk zachodzących w różnych pun−
ktach układu, niejednokrotnie fizycznie
oddalonych od siebie. Pozornie rozwiąza−
nie jest proste: podłączamy do badanego
układu oscyloskop wielokanałowy z pa−
mięcią.... i w tym momencie przypomina−
my sobie, ile kosztuje taki oscyloskop i że
jego posiadanie jest dla nas jedynie ma−
rzeniem. Czy więc sytuacja jest bezna−
dziejna? Nie, jak zwykle możemy sobie
poradzić bez konieczności wydawanie se−
tek złotych (nowych), ale posługując się
jedynie prostymi materiałami i narzędzia−
mi wspartymi pomysłowością. Propono−
wane urządzenie wykorzystuje metodę
dobrze znaną i stosowana w wielu urzą−
dzeniach służących do badania zjawisk fi−
zycznych: szybko zachodzące zjawiska
należy zarejestrować w czasie rzeczywis−
tym, a następnie odtworzyć w zwolnio−
nym tempie umożliwiającym ich swobod−
ną obserwacje.
Założenia konstrukcyjne.
1. Urządzenie musi umożliwiać zarejes−
trowanie stanów logicznych w co naj−
mniej ośmiu punktach badanego ukła−
du i następnie odtworzenia tych prze−
biegów z szybkością umożliwiającą
swobodną obserwację wizualną.
2. Rejestracja musi odbywać się z różnymi
szybkościami, dostosowanymi do częs−
totliwości zegara badanego układu.
3. Urządzenie musi umożliwiać zsynchro−
nizowanie swojej pracy z badanym
układem, tj. być sterowane zegarem
tego układu.
4. Powinna istnieć możliwość zmiany
częstotliwości pracy zegara analizatora
podczas odtwarzania zarejestrowanej
informacji. Zmiana ta powinna odby−
wać się w sposób płynny.
5. Układ powinien umożliwiać wyświetla−
nie aktualnego adresu pamięci, w któ−
rej zapisana została informacja. Ze
względu na konieczność maksymalne−
go obniżenia kosztów wykonania anali−
zatora przyjęte zostały dwie, alterna−
tywne wersje wyświetlacza.
a) wyświetlanie adresu za pomocą sze−
regu 11−u diod LED. Jest to rozwiąza−
nie podstawowe i najprostsze, ale nie
pozbawione wady. Zmusza ono bo−
wiem Użytkownika do odczytywania
liczb zapisanych w systemie dwójko−
wym. Ponieważ mogą być to liczby do
11−o bitowych włącznie, ich przetłuma−
czenie na system dziesiętny „w gło−
wie”, bez użycia kalkulatora może być
dla wielu Kolegów nieco uciążliwe.
b) rozwiązaniem alternatywnym do opi−
sanego wyżej jest zastosowanie układu
z czterema licznikami – dekoderami
i czterema wyświetlaczami siedmioseg−
mentowymi LED. W tym wypadku
otrzymujemy prezentację aktualnego
adresu bezpośrednio w systemie dzie−
siętnym. Okupione jest to jednak znacz−
nym podwyższeniem kosztów wykona−
nia układu. Dlatego też jako rozwiązanie
podstawowe został przyjęty wariant
pierwszy, a drugi jest opcją rozbudowy
analizatora w przyszłości.
6. Analizator powinien posiadać wysoko−
stabilny układ zegara sterującego oraz
dzielnik częstotliwości umożliwiający
uzyskanie częstotliwości niższych od
podstawowej. Powoduje to koniecz−
ność zastosowania oscylatora kwarco−
wego (w naszym konkretnym przypad−
ku oscylatora 1MHz) i czterodekadowe−
go dzielnika częstotliwości. Zastosowa−
nie tak rozbudowanego i kosztownego
układu wyłącznie do sterowania anali−
zatora byłoby marnotrawstwem. Dlate−
go też układ został wyposażony w do−
datkowe wyjście umożliwiające stoso−
wanie go jako wysokostabilnego gene−
ratora impulsów prostokątnych.
7. Analizator został wykonany w technolo−
gii mieszanej CMOS – TTL i zawiera pa−
mięć typu 6116. Determinuje to napię−
cie zasilania – 5VDC. Wyposażanie urzą−
dzenia pobierającego bardzo mało prądu
w samodzielny zasilacz sieciowy nie wy−
daje się być celowe. Do zasilania urzą−
dzenia możemy wykorzystać gotowy za−
silacz, najlepiej typu „kalkulatorowego”,
znajdujący się oczywiście w ofercie han−
dlowej AVT. Istnieje także możliwość za−
silania analizatora z badanego układu.
Jak to działa?
Schemat elektryczny analizatora sta−
nów logicznych przedstawiono na
rysunku 1. Wielu początkującym Kole−
gom z pewnością ścierpła skóra: jest tro−
chę tego wszystkiego, prawda? Nie prze−
jmujcie się jednak, zaraz przez to wszyst−
ko się „przegryziemy”. Ponadto zasta−
nówmy się chwilę: czy naprawdę może
10
E
LEKTRONIKA DLA WSZYSTKICH 9/97
Projekty AVT
Rys. 1. Schemat ideowy
istnieć coś takiego, jak zbyt trudny do
zrozumienia układ cyfrowy? Przecież zro−
zumienie zasady działania dowolnej „cyf−
rówki” polega wyłącznie na logicznym ro−
zumowaniu, a zdolności w tym kierunku
nikomu z nas nie brakuje. Nie mamy tu
przecież do czynienia ze skomplikowany−
mi obliczeniami, mozolnym dobieraniem
wartości rezystorów czy kondensatorów.
To zwykła układanka z klocków, tyle że
powiązanych ze sobą z żelazną logiką.
Jak widać na schemacie, centralnym
punktem układu jest pamięć typu SRAM
(ona naprawdę TAK się nazywa!) 6116.
Z pamięcią tą mieliśmy już do czynienia
przy okazji konstruowania programatora
do zabawek (AVT2047) i dlatego też nie
będziemy jej tu szczegółowo opisywać.
Wystarczy wspomnieć, ze jest to pamięć
statyczna o swobodnym dostępie i po−
jemności 2kB, a dokładnie 2048B. W pa−
mięci takiej możemy zapisać 2048 słów
ośmiobitowych, czyli bajtów. Aby zacho−
wać zapisaną informację nie musimy sto−
sować żadnych dodatkowych procesów
elektronicznych poza stałym podtrzymy−
waniem napięcia zasilania. Po odłączeniu
tego napięcia zawartość pamięci zostanie
bezpowrotnie skasowana, co w przypad−
ku naszego analizatora nie ma najmniej−
szego znaczenia. Co musimy zrobić, aby
zapisać jakiekolwiek informacje w pamię−
ci? Jak sobie z pewnością przypominamy
układ 6116 posiada trzy wejścia sterujące:
1. CE (Chip Enable) zezwalające na ko−
rzystanie z pamięci. Podanie na to we−
jście stanu wysokiego powoduje prze−
jście układu w stan Power Down i za−
blokowanie (stan wysokiej impedancji)
wszystkich jej wejść/wyjść informacyj−
nych. Stan niski na tym wejściu umoż−
liwia współpracę otoczenia z pamięcią
i właśnie taki stan jest permanentnie
wymuszany na tym wejściu.
2. OE(Output Enable) zezwalające na od−
czyt zawartości pamięci. Stanem ak−
tywnym na tym wejściu jest także stan
niski.
3. WE (Write Enable) zezwolenie na zapis
informacji do pamięci, aktywne także
przy stanie „0”.
Funkcja wejść adresowych A0...A10
jest oczywista: umożliwiają one wskaza−
nie, do jakiej komórki pamięci ma być za−
pisana lub z jakiej komórki ma być odczy−
tana informacja w postaci 1 słowa 8−o bi−
towego. Ponieważ w naszym układzie
będziemy zapisywać i odczytywać za−
wsze kolejne komórki pamięci, do wejść
adresowych dołączony jest dwunasto−
stopniowy licznik binarny typu 4040.
Ważną rolę w układzie pełni generator
kwarcowy OS1 wraz z dzielnikiem częs−
totliwości zbudowanym na układach IC6
i IC7. Jego zadaniem jest dostarczenie
przebiegu prostokątnego o potrzebnej ak−
tualnie częstotliwości do sterowania licz−
nikiem IC2. Wyboru częstotliwości doko−
nujemy za pomocą przełącznika SW1,
E
LEKTRONIKA DLA WSZYSTKICH 9/97
11
Projekty AVT
a do dyspozycji mamy następujące jej
wartości: 1MHz (bezpośrednio z wyjścia
oscylatora), 100kHz, 10kHz, 1kHz i 100
Hz. Przebiegi o tych częstotliwościach
służą do rejestracji stanów badanego
układu, natomiast do odtwarzania zapisu
w zasadzie będziemy wykorzystywać ge−
nerator o płynnie przestrajanej częstotli−
wości, zbudowany z wykorzystaniem
znanego nam od dawna multiwibratora
astabilnego NE555. Częstotliwość pracy
tego generatora z wartościami podanymi
na schemacie może być przestrajana
w zakresie od. ok. 4Hz do 0Hz, co umoż−
liwi w każdym wypadku spokojną obser−
wację zarejestrowanych przebiegów.
Pewnie niektórych Kolegów zdziwiła ta
informacja: jak płynnie przestrajać częs−
totliwość do 0Hz? To proste, wystarczy
przeciąć ścieżkę potencjometru P1!
Kolejnym ważnym dla działania analiza−
tora blokiem funkcjonalnym jest z pozoru
skomplikowany układ wejściowy zbudo−
wany z tranzystorów T10...T17, bramek
(wyjątkowo TTL) IC9, IC10 7403 i dwóch
R−PACK’ów RP2 i RP3. Zastosowanie
tranzystorów na wejściu układu zostało
podyktowane koniecznością dopasowa−
nia tych wejść do różnych standardów
(TTL lub CMOS) i różnych poziomów na−
pięć zasilających badanego układu.
Rolę jaką pełnią bramki zawarte w struk−
turach IC9 i IC10 omówimy w dalszej częś−
ci artykułu, podczas szczegółowej analizy
pracy układu. Tranzystory T2...T9 pełnią ro−
lę stopnia wyjściowego układu, zobrazo−
wując zapaleniem diody LED stan wysoki,
który wystąpił w odpowiadającym jej pun−
kcie badanego urządzenia.
Jak już wspomniano przewidziane zo−
stały dwa sposoby wyświetlania aktualne−
go adresu podanego na wejścia adreso−
we pamięci. W wersji podstawowej rolę
tą pełni licznik binarny IC8 z wejściami po−
łączonymi równolegle do wejść licznika
IC2. Jedyną funkcją wykonywaną przez
licznik IC8 jest sterowanie jedenastoma
diodami LED podłączonymi bezpośrednio
do jego wyjść. Co spowodowało taką roz−
rzutność materiałową i zastosowanie te−
go elementu do pełnienia tak prostej fun−
kcji? Powody były dwa. Po pierwsze: za−
stosowanie licznika zamiast układu złożo−
nego z ośmiu tranzystorów i szesnastu re−
zystorów dołączonych do wyjść licznika
IC2 jest rozwiązaniem prostszym i mniej
kosztownym (musimy zawsze się liczyć
z powiększeniem wymiarów kosztownej
płytki dwuwarstwowej z metalizacją). Po
drugie, takie rozwiązanie ogranicza liczbę
połączeń pomiędzy głównym blokiem
analizatora a modułem układu wyświetla−
nia do zaledwie czterech przewodów
(Ucc, GND, CLK i RST) co z kolei ułatwi
zaprojektowanie płytki modułu z wyświet−
laczami 7 segmentowymi.
Ostatnim blokiem funkcjonalnym ana−
lizatora jest układ wyświetlania danych
zrealizowany na tranzystorach T2...T9,
diodach LED D12...D19 oraz rezystorach
ograniczających prąd bazy tranzystorów
i prąd płynący przez LED’y.
Prześledźmy teraz działanie naszego
układu. Jako punkt wyjściowy przyjmijmy
stan spoczynkowy układu, kiedy to oby−
dwa przerzutniki J−K są wyzerowane.
by, a do pamięci zapisywane są stany jej
wejść danych.
Tranzystory T10 T17 wysterowywane
są z wejść analizatora (piny 1...8 złącza
Z1). Jeżeli na niektórych z tych wejść
tych występują stany wysokie, to odpo−
wiadające im tranzystory zwierają do ma−
sy wejścia odpowiednich bramek z ukła−
dów IC9 i IC10. Tranzystory połączone
z wejściami analizatora, na których w da−
nym momencie występuje stan niski nie
przewodzą i wejścia odpowiadających im
bramek pozostają w stanie wysokim, wy−
muszonym przez rezystory R33 R40.
A zatem stany z wejść analizatora podda−
wane są podwójnej negacji, podawane
na wejścia danych pamięci i zapisywane.
Proces zapisu możemy także rozpo−
cząć automatycznie, po wykryciu zmiany
stanu logicznego na wejściu 2 analizato−
ra. W tym celu musimy stawić przełącz−
nik S3 w pozycji AUTO i zadecydować,
czy rozpoczęcie zapisu ma być zainicjo−
wane zmianą stanu wybranego punktu
badanego układu z wysokiego na niski
czy odwrotnie. Wyboru dokonujemy za
pomocą przełącznika S4, zgodnie z ozna−
czeniami na schemacie i na płytce obwo−
du drukowanego.
Proces zapisu kończy się w momencie
powstania stanu wysokiego na wyjściu
Q12 licznika IC2, co powoduje wyzerowa−
nie przerzutnika IC3B (a także przerzutni−
ka IC3A, pracującego podczas odczytu)
1. Rejestracja danych
Zanim rozpoczniemy badanie urucha−
mianego układu musimy zdecydować,
czy będziemy korzystać z zegara tego
układu, czy też z zegara wbudowanego
w analizator. W pierwszym przypadku
musimy ustawić przełącznik SW1 w po−
zycji EXT (External Clock – zegar zewnęt−
rzny) i wejście 13 analizatora dołączyć do
dowolnego punktu badanego układu,
w którym występuje sygnał zegarowy.
W przypadku drugim musimy jeszcze
zdecydować, jaką częstotliwość zapisu
wybierzemy i ustawić przełącznik SW1
w pozycji jej odpowiadającej.
Kolejną trudną decyzją, jaką trzeba bę−
dzie podjąć jest ustalenie czy rejestracja
danych rozpocznie się automatycznie, po
wykryciu przez układ odpowiedniego po−
ziomu logicznego na jednym z wejść, czy
też rozpoczniemy ją ręcznie, w wybra−
nym przez nas momencie. W pierwszym
przypadku, po ustawieniu przełącznika S3
w pozycji AUTO, musimy wejście danych
2 (Z1) dołączyć do tego punktu badanego
układu, którego zmiana stanu ma być
sygnałem do rozpoczęcia rejestracji, oraz
przełącznikiem S4 ustalić, czy zapis ma
rozpocząć opadające czy wstępujące zbo−
cze sygnału. W drugim przypadku należy
ustawić przełącznik S3 w odpowiedniej
pozycji (MANual).
Naciśnięcie przycisku RECORD (lub
zmiana stanu na wejściu 2 danych przy
automatycznym wyzwalaniu zapisu) spo−
woduje powstanie stanu wysokiego na
wejściu J przerzutnika J−K IC3B i przy na−
dejściu najbliższego dodatniego zbocza
impulsu zegarowego przerzutnik ten włą−
czy się. Konsekwencje tego faktu będą
następujące:
1. Stan niski z wyjścia Q\ przerzutnika zo−
stanie doprowadzony do wejścia
bramki IC4D i po podwójnym zanego−
waniu przez dwie bramki NAND spo−
woduje odblokowanie dwóch liczni−
ków: IC2 i IC8.
2. Otwarta zostanie bramka IC4B, co spo−
woduje doprowadzanie impulsów ze−
garowych do wejścia WE\ pamięci IC1.
3. Zapali się dioda LED – D21 sygnali−
zując pracę układu w trybie zapisu.
Tak więc liczniki rozpoczęły zliczanie
impulsów zegarowych, na wejścia adre−
sowe pamięci podawane są kolejne licz−
2. Odczytywanie zapisanych danych
Oczytanie danych zapisanych w pa−
mięci rozpoczynamy za pomocą naciśnię−
cia przycisku REPLAY. Przedtem jednak
musimy przełącznik SW1 ustawić w po−
zycję REG, co umożliwi nam przejrzenie
kolejnych stanów logicznych badanego
układu w zwolnionym tempie. Potencjo−
metrem P1 możemy regulować szybkość
odczytu, a nawet zatrzymać go na dowol−
nie długi czas. Naciśnięcie przycisku RE−
PLAY spowoduje włączenie drugiego
przerzutnika J−K – IC3A. Stan niski z wy−
jścia Q\ tego przerzutnika odblokuje za
pośrednictwem bramek IC4D i IC4A licz−
niki IC1 i IC8 i jednocześnie uaktywni we−
jście OE pamięci. Jak pamiętamy, poda−
nie stanu niskiego na to wejście umożli−
wia odczyt danych zapisanych w pamięci.
Podczas zapisu tranzystor T1 nie prze−
wodził i bramki NAND z otwartym kolek−
torem zawarte w strukturach układów
IC9 i IC10 pracowały jako inwertery. Na−
tomiast teraz baza tego tranzystora zasta−
ła wysterowane z wyjścia Q włączonego
obecnie przerzutnika IC3A. Spowodowa−
ło to wymuszenie stanu niskiego na po
jednym z wejść bramek IC9 i IC10 i co za
tym idzie całkowite odcięcie układu wy−
świetlania danych zawartych w pamięci
od złącza Z1. Gdyby nie zastosowania
12
E
LEKTRONIKA DLA WSZYSTKICH 9/97
Projekty AVT
tych bramek, to przed każdym odczytem
danych należałoby odłączać kabel łączący
nasz analizator z badanym układem.
Stany logiczne kolejno ukazujące się
na wyjściach pamięci wysterowają bazy
tranzystorów T2 T9, powodując zapalanie
się diod LED D12 D19 w momencie poja−
wienia się stanu wysokiego na odpowia−
dających im wyjściach pamięci.
Proces odczytu kończy się identycznie
jak zapisu.
Zarówno przy zapisie danych jak i przy
ich odczycie licznik IC8 pracuje symulta−
nicznie z licznikiem adresującym pamięć.
Dołączone do jego wyjść diody LED wy−
świetlają w systemie binarnym kolejny
wybrany adres pamięci, a co za tym idzie
kolejny krok badania testowanego układu.
Podczas zapisu obserwacja aktualnego ad−
resu nie jest potrzebna, natomiast proces
odczytu możemy dowolnie spowolnić,
a nawet zatrzymać, co pozwala na w mia−
rę wygodne oczytanie aktualnego adresu.
Zapis i odczyt informacji możemy
w każdej chwili przerwać za pomocą
przyciski STOP.
analizatora. Płytka główna została wyko−
nana na laminacie dwustronnym, nato−
miast płytka wyświetlaczy i przełączników
na laminacie jednostronnym. I tu od razu
niespodzianka: na płytkach widoczne są
liczne elementy, których nie było na sche−
macie, wszystkie oznaczone literami „Z”!
Zaraz wyjaśnimy sobie powody takiego
narysowania schematu. Nieznane jeszcze
elementy to po prostu złącza łączące ze
sobą obie płytki! Cały układ analizatora za−
projektowany został jako „kanapka” lub,
jak kto woli „sandwich”. Dwie płytki
umieszczone są jak dwa kawałki chleba
w kanapce: równolegle do siebie. Nieste−
ty, zamiast smakowitej szynki pomiędzy
warstwami znajdują się elementy płytki
głównej i właśnie te, nie oznaczone na
schemacie złącza. Powód nie narysowa−
nia ich na schemacie elektrycznym był
prosty: uwzględnienie tych wszystkich
połączeń drastycznie skomplikowałoby
schemat, nie wnosząc niczego nowego
do jego zrozumienia. Dlatego też złącza te
zostały pominięte, traktujemy je tak, jak
by były po prostu ścieżkami na laminacie!
Montaż układu niczym nie różni się od
montażu innych urządzeń elektronicznych,
których tyle już wykonaliśmy. Ta sama ba−
jeczka: rozpoczynamy od wlutowania na
płytce wyświetlacza zwór oraz elementów
o najmniejszych gabarytach, a kończymy
na największych podzespołach. Trochę
kłopotu może sprawić jedynie przylutowa−
nie przełączników S3 i S4 i przycisków S1
i S2, ponieważ ich wyprowadzenia w żad−
nym wypadku nie zmieszczą się w otwory
w płytce. Musimy najpierw przylutować
do punktów lutowniczych tych elemen−
tów krótkie odcinki grubej srebrzanki, lub
w ostateczności miedzianego drutu. Do−
piero do nich możemy przylutować koń−
cówki przełączników.
Przed wlutowaniem diod musimy pod−
jąć decyzję, co do sposobu obudowania
naszego analizatora. Możliwości są dwie:
1. Zastosowanie starej i wypróbowa−
nej w projektach serii 2000 metody umie−
szenia układu za przezroczystym filtrem
o kolorze zastosowanych diod. Metoda ta
jest prostsza, nie ma potrzeby wykony−
wania otworów pod diody. Wystarczy tyl−
ko posługując się rysunkiem płyty czoło−
wej zamieszczonym na wkładce jako
szablonem, wykonać otwory pod prze−
łączniki i złącze Z1 i po kłopocie. Metoda
ta ma jednak jedną wadę: napisy informa−
cyjne umieszczone na stronie opisowej
płytki przełączników są przez filtr słabo
widoczne. Jeżeli zdecydujemy się na za−
Montaż i uruchomienie
Na rysunkach 2 i 3 przedstawiono mo−
zaiki ścieżek płytek drukowanych naszego
Rys. 3. Schemat montażowy
Rys. 2. Schemat montażowy
E
LEKTRONIKA DLA WSZYSTKICH 9/97
13
Projekty AVT
stosowania tej metody, to diody LED mu−
szą być wlutowane tak, aby prawie doty−
kały filtru.
2. Metoda druga jest trudniejsza, ale da−
je lepsze wyniki. Umieszczony na wkładce
rysunek płyty czołowej należy metodą kse−
rograficzna przenieść na papier samoprzy−
lepny, najlepiej w dwóch kopiach. Rysunek
naklejamy na filtr i wykonujemy wszystkie
otwory. Przy tej operacji łatwo o uszkodze−
nie rysunku i dlatego autor zaleca wykona−
nie dwóch jego kopii. Przy zastosowaniu
tej metody diody muszą być wlutowane
tak, aby wystawały nieco ponad powierz−
chnię płyty czołowej urządzenia.
Wszystkie złącza oznaczone literami
„Z” montujemy w następujący sposób:
goldpiny lutujemy do płytki przełączników
od strony druku, a złącza szufladkowe do
płytki głównej, od strony elementów.
Po zmontowaniu całego układu skła−
damy ze sobą obie połówki naszej sma−
kowitej kanapki i dołączamy zasilanie.
Układ wymaga stabilizowanego zasilacza
+5VDC o wydajności prądowej ok.
400mA. Może być też zasilany z badane−
go układu za pośrednictwem złącza Z1
(pin. 14 plus zasilania, pin. 15 – masa).
Pozostała nam jeszcze jedna czynność
do wykonania: zmontowanie przewodów
pomiarowych. Dostarczony w kicie odci−
nek przewodu taśmowego lutujemy
z jednej strony do odpowiednich końcó−
wek złącza Z1. Z drugiej strony przyluto−
wujemy do właściwych przewodów
osiem chwytaków miniaturowych, a do
przewodu połączonego z masą krokody−
lek. Dziesiąty przewód możemy wyko−
rzystać jako alternatywne zasilanie anali−
zatora (pin 14 Z1), a jedenasty jako wy−
prowadzenie sygnału zegarowego.
Zmontowany z dobrych elementów
układ nie wymaga regulacji i działa, wierz−
cie na słowo Czytelnicy, natychmiast po−
prawnie. Nawet prototyp analizatora
„odpalił” bez najmniejszych poprawek,
powodując całkowite osłupienie, znane−
go z nieprawdopodobnego roztargnienia
autora.
No tak, powyższa wzmianka o roztarg−
nieniu już po chwili okazała się słuszna.
Autor zapomniał bowiem opisać dodatko−
wą, ale bardzo ważną funkcję układu.
Może od bowiem służyć jako bardzo dob−
rej jakości generator częstotliwości wzor−
cowej. Na pin 12 złącza Z1 została wypro−
wadzona częstotliwość taka, jaką wybie−
rzemy przełącznikiem SW1.
Zbigniew Raabe
Wykaz elementów
Rezystory
P1: 1M
Ω
Ω
R1, R2, R3, R4, R5, R6, R7: 10
Ω
Ω
R9, R10, R11, R12, R13: 560
Ω
R14, R15, R16: 560
Ω
Ω
R18, R33, R34, R35, R36: 1k
Ω
R21: 180
Ω
Ω
R23: 2,2k
Ω
R24, R25, R26, R27, R28: 22k
Ω
R29, R30,R31,R32: 22k
Ω
R37, R38, R39, R40: 1k
Ω
Kondensatory
C1: 2,2µF /16
C2: 10nF
C3: 220µF /6,3
C4: 100nF
Półprzewodniki
D1...D21: LED f5 mm, najlepiej czer−
wone
D22: 1N4148
T1...T18: BC548 lub odpowiednik
IC1: pamięć statyczna typu 6116
IC2, IC8: 4040
IC3: 4027
IC4: 4011
IC5, IC6: 4518
IC7: NE555
IC9, IC10: 74LS03
Pozostałe
OS1 GENERATOR 1MHz
Z1 złącze DB15 F
SW1 przełącznik obrotowy
S1, S2, S5 przyciski
S3, S4 przełączniki
Z goldpiny 2x10, 1x8 i 1x3
złącza szufladkowe odpowiednio
do goldpinów
złącze DB15 M z obudową
złącze DB15 F do lutowania prostopad−
le w druk
Odcinek przewodu taśmowego 12 ży−
łowego ok. 25 cm
Chwytaki miniaturowe 8 szt.
Krokodylek miniaturowy w izolacji
Obudowa typu KM−60 z filtrem w kolo−
rze zastosowanych diod LED
14
E
LEKTRONIKA DLA WSZYSTKICH 9/97
/Apotencjometr obrotowy
RP1: 2...10k
R8, R19, R41: 10k
R17, R20: 100k
R22: 2k
[ Pobierz całość w formacie PDF ]